19日本国特許庁

①特許出願公開

公開特許公報

昭53—63820

6j)Int. Cl.²
G 11 C 8/00
G 06 F 9/00
G 06 F 9/20

ᢒ日本分類 97(7) **C** 0 97(7) F 0

97(7) F 112

庁内整理番号 6453--56 6745--56 6745--56 ❸公開 昭和53年(1978)6月7日

発明の数 1 審査請求 未請求

(全 5 頁)

砂論理アドレス・実アドレス変換を用いるデータ処理方法

識別記号

川崎市中原区上小田中1015番地 富士通株式会社内

, , C ±, , 1 =

⑪出 願 人 富士通株式会社

砂特 ②出

顧 昭51(1976)11月18日

昭51-138768

川崎市中原区上小田中1015番地

⑩発 明 者 畑中一成

願

⑪代 理 人 弁理士 森田寛

明細制

 発明の名称 論理アドレス・実フドレス変換 を用いるデータ処理方法

2 特許請求の範囲

酸とする論理アドレス・実アドレス変換を用いる データ処理方法。

- (2) 上記対応衷の内容を無効化する処理に当って、上記制限された記憶領域に対して無効化処理を実行することを特徴とする特許請求の範囲オ(1)項記載の論理アドレス・実アドレス変換を用いるデータ処理方法。
- (3) 上記元論理アドレスと論理アドレスとの対応づけは、プログラム処理によって行なわれることを特徴とする特許請求の範囲オ(1)項またはオ(2)項記載の論理アドレス・実アドレス変換を用いるデータ処理方法。
- (4) 上記元論理フドレスで与えられる処理はターゲット・マシンに対応した処理であり、上記データ処理システムはホスト・マシンであって、診ホスト・マシンが上記ターゲット・マシンをエミュレートして処理を実行することを特徴とする特許級の範囲オ(1)項ないしか(3)項のいずれか1つ記載の論理フドレス・実フドレス変換を用いるデータ処理方法。

3. 発明の詳細な説明

本発明はそれに限られるものではないが、ターケット・マンンをホスト・マンンによってエミュレートする如き処理の場合、一般にターケット・マンンの論理アドレスにくらべてホスト・マンンの論理アドレス即ち元論理アドレスに対応づけるべをホスト・マンンの論理アドレスに対応づけるべ

お理理

のでは、

のででは、

のでででは、

のででは、

のでででは、

のででは、

のでででは、

のでででは、

のでででは、

のででは、

のででは、

のででは、

のでででは、

のででは、

のでは、

のででは、

のででは、

のででは、

のででは、

のででは、

のででは、

のででは、

のででは、

のでは、

のででは、

のでは、

のででは、

のでではは、

のでではは、

のでは、

のではは、
のででは、
のでではは、
のでではは、
のでではは、
のでではは、

のでではは、
のでではは、
のででは

オ1凶は従来のデータ処理方法を説明する説明 凶、オ2凶は本発明のデータ処理方法を説明する 説明凶を示す。

オ1凶において、1は元論埋アドレス、2は論理アドレス、3は論理スージ・アドレスと実ペー

く、上記元論理フドレスの最上位 ビットに所定個 数の零を附加するようにされる。

本発明は、上記の如き問題点を生じないように することを目的としており、TLB内の制限され た記憶領域を利用して変換処理を行なわせておき、 無効化処理時には上記制限された記憶領域を無効 化すれば足りるようにすることを目的としている。 そしてそのため、本発明の論理アドレス・実アド レス変換を用いるデータ処理方法は与えられた元

ジ・アドレスとの対応表(TLB)、4はページ・ナンパ比較部、5は変換された実アドレス、6はTLBアクセス・アドレス、7は附加される等ビット、8はTLBアクセス・ビット領域を表わしている。

例えばビットA0ないしA18で与えられる19ビットの論理アドレスを24ビットで解放される論理アドレスに対応づけて処理を実行する場合、従来オ1図図示の如く、元論理アドレス1の上位に5ビット分の零即ち「00000」を附加して論理アドレス2を決定し、ホスト・マシンは該論理アドレス2にしたがって処理を実行するようにされる。

ホスト・マンンが上記論理アドレス 2 にしたがって処理を実行する場合、ホスト・マンンは例えば論理アドレスか 5 ないし 7 ピットと オ 9 ピットないしか 1 2 ピットとによって T L B フ クセス・フ ドレス 6 が形成され、 T L B 3 を アクセスするようにされる。即ち論理アドレス 2 を 実 フ ドレス 5 に 変換して図示しない 記憶装置を アクセスする

特別 昭53-63820(3)

に当ってTLB3をアクセスするようにされる。

TLB3内のTLBアクセス・アドレス6で指定される番地内には、論理アドレスか0ないしか4ビットとお8ビットとに相当するページ・ナンバ(論理ページ・アドレス)が当該ページ・ナンバに対応する実ページ・アドレスと対にされて格納されている。該対を以下においてページ・アドレス対応と呼ぶ。

ホスト・マシンが論理アドレス2に対応する実アドレス5を決定するに当っては、次のように行なわれる。即ち、

- 与えられた論理アドレス2のピットで構成されるTLBアクセス・アドレス6によって、TLB3がアクセスされる。
- これによってTLB3から上述の如くページ・アドレス対応が読出される。
- 3) 続出されたページ・アドレス対応のうちのページ・ナンバはページ・ナンバ比較回路4に導びかれ、上記与えられた論理アドレス2で構成されるページ・ナンバ(オ0ないしオ4ビット

6) 上記処理 5)によって得られた実フドレス5に

- と 本 8 ピットとで 構成される)と比較される。 そしてもしも不一致であれば、比較部 4 は不一致出力を発し、与えられた論理 フドレス 2 を包含するページ・ナンパに当るページ・アドレス対応が T L B 3 内に存在していないか、あるいは存在していても当該対応内に用意されている、パリッド・ビット V がインパリッド状態を指示していることを意味する。
- (1) 該不一致が発せられたときには、周知の如く、 正当なページ・アドレス対応を図示しない主記 憶装置からTLB3内に転送するようにされる。
- 5) 上記比較部 4 が一致出力を発したとき、上記
 2) の処理によって銃出されたページ・アドレス
 対応が正当なものであることを意味している。
 このため、該銃出されたページ・アドレス対応
 のうちの実ページ・アドレスが実アドレス 5 の
 上位ビットにセットされる。そして実ファドレス
 5 の下位ビットに対し、与えられた論理アドレ
 ス 2 内のページ内アドレス(オ 1 3 ビットない
 しオ 2 3 ビット)がセットされる。

よって図示しない記憶装置がアクセスされる。 ホスト・マシンが与えられた論理アドレスを実 アドレスに変換するに当って、上記の如き処理が **奥行されるが、特にエミュレート処理を行なう場** 合には高い頻度で該処理の途中にTLB3の内容 を無効化し、以後の処理に当っては主記憶装置 (図示せず)から改めてページ・アドレス対応を TLB内に転送することが行なわれる。該無効化 処理に当っては、TLB消去命令時にTLB3内 のすべてのページ・アドレス対応中のバリッド・ ビットVをインパリッドしておき、後刻当眩べっ ジ・アドレス対応がアクセスされるとき比較回路 部 4 が 不一致を発し、 新しいページ・アドレス対 応をTLB上にもってくるようにされる。この男 合にも、TLB3内のすべてのページ・アドレス 対応のバリッド・ビットVをインバリッドしてし

まうまで、ホスト・マシンは新しい処理を実行す

ることはできないために、上記インパリッド処理 を高速で行なうことが望まれる。しかし、上記イ ンパリッド処理に当って、ホスト・マンンは一般 に、TLB3内の番地を1つ1つアクセスしてゆ きパリッド・ピットVをインパリッドしてゆくよ うにされる。

上記の点を考慮してオ1凶を診照すると、TL Bアクセス・アドレス6は、元論理アドレス1で 見ると元論理アドレス1内のビットA0、A1、 A 2 , A 3 , A 4 , A 5 , A 6 , A 7 に当ってお り、 TLB3内のすべての番地(オ0番地ないし オ127番地)に対応していることが判る。このこ とから、上記TLB3の内容を無効化するに当っ ては、TLB3のすべての番地をアクセスしなけ ればならない。しかし、それにも拘らず、TLB 3 内に格納されるページ・ナンバは論理アドレス 2のオ0ビットないしオ4ビットとオ8ビットに 対応していることから、ページ・ナンバを表わす ピットについてオ8ピットのみが有効内容をもっ ており他はすべて「0」をもっていることが知れ る。即ち換算すると、TLB3内には単に2艘分 のページ・アドレス対応が存在しているだけであ

#\70 1753-53820 (4)

るに拘らず、上記インバリッド処理に当ってはTLB3内のオ0番地ないしオ127番地を順にアクセスしなければならない形となっている。

オ2図は上記の不都合を解決する本発明の一実 腕例構成を示す。図中の符号1ないし8はオ1図 に対応し、9はTLB3内の制限された記憶領域 を表わしている。

このため、TLBアクセス・アドレス6は図示

の如く「000A0、A1、A2、A3」の形を とることになる。即ち、TLB3の記憶領域は凶 示の場合か0番地ないしか15番地のみであるか の如くみなされることとなる。

ホスト・マシンが上記対応づけられた論準アドレス 2 にもとずいて実アドレス 5 を決定する処理を行なう態様は、オ1 図図示の場合と全く同じと考えてよい。しかし、上述の如き T L B 3 の内容を無効化する処理に当っては、T L B 3 の オ 0 街地ないし オ1 5 番地に対してアクセスを行なえば足りる。

つ並行して実行できる。

なお、上記の説明においてエミュレーション処理を例に挙げて説明したが、本発明はそれに限られるものではない。

4. 図面の簡単な説明

7 1 図は従来のデータ処理方法を説明する説明 図、 7 2 図は本発明のデータ処理方法を説明する 説明図を示す。

図中1は元論理アドレス、2は論理アドレス、3は対応表(TLB)、4はページ・ナンパ比較部、5は実アドレス、6はTLBアクセス・ピット 領域、7は附加される零ピット、8はTLBアクセス・ピット領域、9は制限された記憶領域を表わす。

特許出願人 富士通株式会社 代理人弁理士 森 田 寛



